前回と同じようにExcelで作った計算ツールを使って、今回はキャパシタの自己共振周波数のインピーダンスを下げる方法について検討してみよう。

最初に、反共振周波数のインピーダンスを下げるために0.1μFのESLを振ってみよう。
●検討3
キャパシタの定数を0.1μFと100pFに設定する。
0.1μFのESR₁は0.02Ω、100pFのESR₂は0.1Ωに固定する。
100pFのESL₂は0.3nHに固定し、0.1μFのESL₁を振ってみよう。

前回は並列に2個接続したキャパシタの合成インピーダンスを求め、グラフ化する計算ツールを作った。(#067　EMI対策　～キャパシタの共振2～、#068　EMI対策　～キャパシタの共振3～　参照)
今回はこの計算ツールを使って、反共振インピーダンスの抑制や低インピーダンス化の検討をしてみよう。
●検討１
Z₁のキャパシタを0.1μFで固定し、Z₂のキャパシタC₂を変化させたときのインピーダンスを調べてみよう。 0.1μFとC₂のESL(0.3nH)とESR(0.02Ω)は同じ値にして計算するのじゃ。

前回はZ₁とZ₂の絶対値|Z₁|と|Z₂|を求めたので、今回は周波数を横軸に、インピーダンスを縦軸にしたときの|Z₁|と|Z₂|をグラフで表現してみよう。

前回はキャパシタ1個のインピーダンスを求め、インピーダンスの周波数特性を確認した。
今回はキャパシタ2個を並列に接続したときの合成インピーダンスZを求めて、前回同様に周波数特性を確認してみよう。
なみりん、さっそくZ₁、Z₂とZのインピーダンスを求めてくれないか。

キャパシタを等価回路で表現すると、容量(C)だけではなく、等価直列インダクタンス(ESL)と等価直列抵抗(ESR)で表すことができる。
なみりんよ、実際にインピーダンスを表現してみようと思うのじゃが、キャパシタのインピーダンスZはどのように表現できるかね？

前回はドライバの出力側にダンピング抵抗R_d：56Ωを追加することで、レシーバ入力端のオーバーシュートを抑制できることを確認した。今回は、ダンピング抵抗R_d：56Ωを追加したことによるアンダーシュートの抑制をBergeron図で確認してみよう。

前回はレシーバ入力端のオーバーシュートとアンダーシュートを抑制するために、ドライバ出力側にダンピング抵抗を追加する方法を話した。今回は、ダンピング抵抗を追加したときの回路図、立上り時の格子線図と、ドライバ側とレシーバ側の電圧の時間的変化を図で示そう。

今回もBergeron図を使った立下り波形の動作についてお話ししよう。

前回は、立上り波形で発生するオーバーシュートの話をした。
今回は、立下り波形の動作について調べてみよう。