こんにちは。テクノシェルパ技術コンサルタントの今村です。
半導体ICのパッケージは、鉄や銅系のリードフレームを用いたSOP*、QFP*などの他に、インターポーザ基板を用いたBGA*など多種多様な外形形状の半導体ICパッケージが用途ごとに開発されています。
製品の安全な取り扱い、運搬・保管には、半導体IC専用のトレイの適用が一般的です。JEDEC*規格に準拠したトレイはJEDEC規格トレイと呼ばれ、パッケージの種類・サイズごとにラインナップがあります。
JEDEC規格トレイを使用することで、製品を統一した環境で取り扱うことができます。例えば、スキャロップ部と、C面角の位置関係で製品の1ピン位置が特定できることにより、製品をトレイから対象基板に移し替える装置のピックアップ部の共通設計が可能となります。治具取り替えによる生産ライン停止時間の削減など量産性の向上にも貢献します。
図１ JEDECトレイ概略図
半導体製品は一般的にESD*破壊に弱いことが知られていますが、JEDEC規格トレイでは共通の規格として、半導体製品をESD破壊から保護する目的で静電対策が施されています。仕様は、IEC*規格に準拠したESD特性[表面抵抗値：1.0X104 ≦ Rs ＜ 1.0X1011 Ω]で、トレイの表面抵抗値が管理されています。
また、半導体ICを基板に実装するリフロー工程において、半導体ICパッケージ内の水分含有量が多いと熱で内部の水分によりモールド樹脂が割れる等の不具合が発生します。半導体メーカでの出荷前や基板への実装前にドライベークを実施することで、この問題を回避しています。この時にトレイ自身も耐熱特性を有する必要があります。耐熱トレイを使用しないと、トレイの反りや収縮などでトレイが変形して、半導体ICをトレイから取り出すことができなくなってしまいます。
JEDEC規格トレイには、耐熱温度がトレイに刻印されていますので、半導体ICのベーク温度にあった耐熱トレイを選択できるようになっています。
【JEDEC規格トレイの選定方法（収納性確認）】
特定のパッケージに対してJEDEC規格トレイを適用する場合、最も重要なことは、半導体ICの収納性の確認です。半導体ICの保護性能を担保するために、最初に収納性に問題が無いことを確認する必要があります。収納性が担保されていないと、輸送中に収納された半導体ICが傷ついたり、壊れたりすることがあります。
一般的にJEDEC規格トレイと半導体ICそれぞれの寸法公差を考慮して、ワースト条件で次の4項目に問題がなければ、トレイの収納性は担保されると考えられます。
① トレイポケット内で半導体ICのリード部、はんだボール部等がトレイと干渉しないこと。
② 上下トレイのガタツキ(縦方向、横方向)で半導体ICの所定部以外の箇所を挟み込まないこと。
③ 振動等で半導体ICがトレイポケット内で回転したり、飛び出さないこと。
④ 半導体ICがトレイ上面からはみ出していないこと。
図2 トレイ収納性確認4項目(①～④)のイメージ図
また、JIS*規格で定義されている包装梱包の落下試験や、振動試験を実施することで、輸送時の振動による不具合や落下事故など過度な衝撃が掛かった場合の現象確認を行いながら、最適なJEDEC規格トレイを選定することができます。
もし、これらの項目で致命的な干渉や実試験で不具合があれば、新規トレイの開発が必要となります。そうなると詳細な設計・試験項目と各種規格(JEDEC規格、JIS規格、IEC規格、EIA*規格)の熟知が必要となります。
当社では、様々なお困りごとに対応する「半導体製品の包装設計コンサルサービス」を提供しておりますので、最適なトレイ設計を提案することができます。いつでもご相談ください。
＜文中の略語説明＞
*SOP : Small Outline Package
*QFP : Quad Flat Package
*BGA : Ball Grid Array
*JEDEC : Joint Electron Device Engineering Council
*ESD : Electro-Static Discharge
*IEC ：International Electrotechnical Commission
*JIS ：Japanese Industrial Standards
*EIA ：Electronic Industries Alliance Standard
【関連記事】